Микросхема представляет собой многорежимный буферный регистр и предназначена для подключения различных внешних устройств микропроцессорного вычислительного устройства с помощью единой магистрали данных.
Осуществляет прием, хранение и выдачу машинного слова данных с разрядностью 8 бит и индикацию сигнала запроса внешнего устройства на захват магистрали данных. ИС состоит из 8 информационных D-триггеров, 8 выходных буферных устройств с тремя устойчивыми состояниями, отдельного D-триггера для формирования запросов на прерывание и гибкой схемы управления режимами работы регистра.
Изготовлены ТТЛШ технологии и используются для работы в узлах и блоках электронной аппаратуры общего назначения.
Импортный аналог: микросхема 8212 Тип корпуса: DIP24-600